6. 연산증폭기

1. 이상적인 연산 증폭기 규칙

① 두 입력단자 중 어느 단자에도 전류가 흐르지 않는다.

② 두 입력 단자 사이에는 전위차가 없다.

2. 연산 증폭기의 상세모델

A : 개방루프 전압이득(open loop voltage gain)

Vd : 차동 입력전압(differential input voltage)

i_in : 입력 바이어스 전류(input bias current)

CMRR : 공통모드 제거비(common mode rejection ratio)

input : V1=V2=Vcm,  ouput : Vocm

Acm = lVocm/Vcml 

CMRR(dB)=20loglA/Acml [dB]

부궤환(negative feedback) : 출력의 일부분을 입력측에 보내서 입력이 감소하도록 하는 과정

정궤환(positive feedback) : 출력의 일부분을 입력측에 보내서 입력이 증가하도록 하는 과정

입력오프셋 저항(input offset voltage) : 출력전압이 0으로 만드는데 필요한 입력전압

슬루율(slew rate) : 입력의 변동에 대해 출력전압이 응답할 수 있는 비율

2. 추가적인 연산회로(미분기, 적분기)